Design IP技术方案研讨会
电子设计自动化领域领先的供应商 Cadence，诚邀您参加2026 Cadence中国技术巡回研讨会—Design IP技术方案专场研讨会！
随着Agentic AI 与大模型（LLM）应用的快速发展，以及高性能计算（HPC）市场持续扩展，SoC 与 Chiplet 设计对高性能、低功耗以及加速开发的需求不断提升。在日益复杂的系统架构下，如何高效整合多元 IP 并实现系统级性能优化，已成为缩短产品上市周期的关键因素。
为帮助您掌握前沿的IP技术，Cadence 将在北京和上海分别举办2026 Cadence中国技术巡回研讨会—Design IP技术方案专场研讨会，届时您将深入了解如何通过完整的 IP 解决方案有效应对复杂系统整合挑战，并确保设计满足日趋严苛的系统规格要求。
本次线下会议将重点聚焦：
- 高速接口 IP（PCIe7 / UCIe / UALink / UEC / PAM4 SerDes）
- 先进存储技术（HBM4 / GDDR7 / LPDDR6 / DDR5）
并结合 AI、数据中心、边缘计算等关键应用场景，分享技术落地实践与系统级整合经验。同时，在本次活动的现场还设有实体技术展示专区，以及与产业合作伙伴（励算科技等）的联合展示专区。
您也将有机会和Cadence IP的技术专家们面对面的直接沟通，共同探讨前沿技术趋势，助力应对下一代芯片设计挑战！
会议时间 & 会议地址
- 06月23日（周二）09:30-12:30 上海张江海科雅乐轩酒店，上海市浦东新区海科路 550号
- 06月26日（周五）09:30-12:30 北京中关村皇冠假日酒店，北京市海淀区知春路106号
*会议为免费参加，座位有限，报名从速！
*会议咨询： cadence_china_marketing@cadence.com
会议日程
- 09:00-09:30 Registration
- 09:30-09:35 Opening Speech
- 09:35-09:55 01_Next-Gen Interface IP for AI/HPC Systems in Advanced Nodes
- 09:55-10:15 02_LPDDR6/5X: A New CPU Memory Choice for AI Factories
- 10:15-10:35 03_PCI Express Solutions for the AI Era
- 10:35-11:05 Tea Break
- 11:05-11:25 04_Cadence High-Speed IP(PCIe/GDDR) Boosts Development of Lisuan 7G100 Discrete Graphics Cards
- 11:25-11:45 05_HBM4E and Beyond: Highest Performance Memory for AI Training
- 11:45-12:05 06_High-Speed PHY for AI Scale-up/Scale-Out
- 12:05-12:25 07_Achieving Multi-Vendor UCIe-S Interoperability: Key Considerations, Objectives, and Results
* Agenda is subject to be changed