定制模拟设计专场研讨会

电子设计自动化领域领先的供应商 Cadence诚邀您参加“2025 Cadence中国技术巡回研讨会”，会议将集聚Cadence的开发者与Cadence资深技术专家，聚焦Cadence定制模拟平台最新技术发展和成果展示，旨在为参会者提供最前沿的定制模拟设计和仿真技术分享。

在本次会议上，您可以了解到最新的IC25.1和Spectre25.1技术进展；Virtuoso Studio设计平台如何加速模拟电路在不同工艺中移植，快速优化电路设计， 提高设计良率，自动化技术加速版图设计; Spectre 仿真平台使用不同技术来加速大规模晶体管级电路的仿真验证及Spectre RF如何解决RFIC的设计痛点；Voltus-XFi EMIR, Pegasus和 Quantus最新技术加速DRC/LVS检查，寄生的调试，优化及EMIR签核收敛；Liberate25.1 针对标准单元，数模混合电路及储存电路特征化技术的最新更新。

您也将有机会和开发Cadence工具的技术专家们面对面的直接沟通。

Cadence将在北京、深圳开展线下研讨会，您可以自由选择报名参加您所在城市或就近城市的定制模拟设计专场研讨会。

会议日期及会议地址

• 2025年10月28日（周二） 北京新云南皇冠假日酒店，北京市朝阳区东北三环七圣中街12号
• 2025年10月30日（周四） 深圳益田威斯汀酒店，深圳市南山区深南大道9028号-2

^{*会议为免费参加，座位有限，报名从速！}

^{*会议咨询： cadence_china_marketing@cadence.com}

会议日程：

• 09:00-09:30   Registration
• 09:30-10:00   01_Virtuoso Schematic Editor - Useful New Features in Virtuoso Studio
• 10:00-10:30   02_Virtuoso Studio 25.1 - Layout Core Editing
• 10:30-11:00   03_Virtuoso Schematic Migration in IC25.1 - High Efficiency on Schematic Porting
• 11:00-11:30   04_Advanced Applications Enabled by Virtuoso ADE Artist
• 11:30-13:00   Lunch
• 13:00-13:30   05_Spectre X AI/ML/GPU/XDP and Spectre FX for Large-Scale Transistor Design Verification
• 13:30-14:00   06_Accelerating Custom Digital Layout Automation - StdCell APR Updates
• 14:00-14:30   07_Accelerating the Final Signoff with iPegasus Verification System
• 14:30-15:00   08_Troubleshooting RFIC Pain Points by Using Spectre RF Option
• 15:00-15:30   Tea Break
• 15:30-16:00   09_Voltus-XFi EM-IR Solution Addressing High Efficiency
• 16:00-16:30   10_Quantus Insight - An Effective Parasitic Analysis Tool for Accelerating Design Convergence
• 16:30-17:00   11_New Technologies for Std Cell, Memory, and Analog IP Library Characterization - Liberate 25.1 Product Update 

关注Cadence微信公众号，了解更多详情。